DPU（Data Processing Unit）是以数据为中心构造的专用处理器，采用软件 定义技术路线支撑基础设施层资源虚拟化，支持存储、安全、服务质量管理等 基础设施层服务。2020年NVIDIA公司发布的DPU产品战略中将其定位为数据中 心继CPU和GPU之后的“第三颗主力芯片”，掀起了一波行业热潮。DPU的出 现是异构计算的一个阶段性标志。与GPU的发展类似，DPU是应用驱动的体系 结构设计的又一典型案例；但与GPU不同的是，DPU面向的应用更加底层。DPU要解决的核心问题是基础设施的“降本增效”，即将“CPU处理效率低 下、GPU处理不了”的负载卸载到专用DPU，提升整个计算系统的效率、降低 整体系统的总体拥有成本（TCO）。DPU的出现也许是体系结构朝着专用化路 线发展的又一个里程碑。

DPU中的“D”有三种解释：

（1）Data Processing Unit，即数据处理器。这种解释把“数据”放在核心 位置，区别于信号处理器、基带处理器等通信相关的处理器对应的“信号”， 也区别于GPU对应的图形图像类数据，这里的“数据”主要指数字化以后的各 种信息，特别是各种时序化、结构化的数据，比如大型的结构化表格，网络流 中的数据包，海量的文本等等。DPU就是处理这类数据的专用引擎。

（2）Datacenter Processing Unit，即数据中心处理器。这种解释把数据中心 作为DPU的应用场景，特别是随着WSC（Warehouse-scale Computer）的兴起， 不同规模的数据中心成为了IT核心基础设施。目前来看，DPU确实在数据中心 中使用前景非常广阔。但是计算中心的三大部分：计算、网络、存储，计算部分是CPU占主导，GPU辅助；网络部分是路由器和交换机，存储部分是高密度 磁盘构成的的RAID系统和SSD为代表非易失性存储系统。在计算和网络中扮演 数据处理的芯片都可以称之为Datacenter Processing Unit，所以这种说法相对比 较片面。

（3）Data-centric Processing Unit，即以数据为中心的处理器。Data-centric， 即数据为中心，是处理器设计的一种理念，相对于“Control-centric”即控制为 中心。经典的冯诺依曼体系结构就是典型的控制为中心的结构，在冯诺依曼经 典计算模型中有控制器、计算器、存储器、输入和输出，在指令系统中的表现 是具有一系列非常复杂的条件跳转和寻址指令。而数据为中心的理念与数据流 （Data Flow）计算一脉相承，是一种实现高效计算的方法。同时，现在试图打 破访存墙（Memory Wall）的各种近存（Near-memory）计算、存内（Inmemory）计算、存算一体等技术路线，也符合数据为中心的设计理念。

以上三种关于“D”的解释，从不同角度反映DPU的特征，都有一定的可 取之处，笔者认为可以作为不同的三个维度来理解DPU的内涵。

DPU最直接的作用是作为CPU的卸载引擎，接管网络虚拟化、硬件资源池 化等基础设施层服务，释放CPU的算力到上层应用。以网络协议处理为例，要 线速处理10G的网络需要的大约4个Xeon CPU的核，也就是说，单是做网络数据 包处理，就可以占去一个8核高端CPU一半的算力。如果考虑40G、100G的高速 网络，性能的 开销就 更 加 难 以 承 受 了。A m a z o n 把这些开销都称 之 为 “Datacenter Tax”，即还未运行业务程序，先接入网络数据就要占去的计算资 源。AWS Nitro产品家族旨在将数据中心开销（为虚拟机提供远程资源，加密解 密，故障跟踪，安全策略等服务程序）全部从CPU卸载到Nitro加速卡上，将给 上层应用释放30%的原本用于支付“Tax” 的算力！

DPU可以成为新的数据网关，将安全隐私提升到一个新的高度。在网络环 境下，网络接口是理想的隐私的边界，但是加密、解密算法开销都很大，例如 国密标准的非对称加密算法SM2、哈希算法SM3和对称分组密码算法SM4。如果 用CPU来处理，就只能做少部分数据量的加密。在未来，随着区块链承载的业 务的逐渐成熟，运行共识算法POW，验签等也会消耗掉大量的CPU算力。而这 些都可以通过将其固化在DPU中来实现，甚至DPU将成为一个可信根。

DPU也可以成为存储的入口，将分布式的存储和远程访问本地化。随着 SSD性价比逐渐可接受，部分存储迁移到SSD器件上已经成为可能，传统的面向 机械硬盘的SATA协议并不适用于SSD存储，所以，将SSD通过本地PCIe或高速 网络接入系统就成为必选的技术路线。NVMe（Non Volatile Memory Express） 就是用于接入SSD存储的高速接口标准协议，可以通过PCIe作为底层传输协 议，将SSD的带宽优势充分发挥出来。同时，在分布式系统中，还可通过 NVMe over Fabrics（NVMe-oF）协议扩展到InfiniBand、Ethernet、或Fibre channel节点中，以RDMA的形式实现存储的共享和远程访问。这些新的协议处 理都可以集成在DPU中以实现对CPU的透明处理。进而，DPU将可能承接各种 互连协议控制器的角色，在灵活性和性能方面达到一个更优的平衡点。

DPU将成为算法加速的沙盒，成为最灵活的加速器载体。DPU不完全是一 颗固化的ASIC，在CXL、CCIX等标准组织所倡导CPU、GPU与DPU等数据一致 性访问协议的铺垫下，将更进一步扫清DPU编程障碍，结合FPGA等可编程器 件，可定制硬件将有更大的发挥空间，“软件硬件化”将成为常态，异构计算 的潜能将因各种DPU的普及而彻底发挥出来。在出现“Killer Application”的领 域都有可能出现与之相对应的DPU，诸如传统数据库应用如OLAP、OLTP， 5G 边缘计算，智能驾驶V2X等等。